`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/06/02 15:11:47
// Design Name: 
// Module Name: BCD1
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module  BCD1(bcdnum,select,seg7);
input  [3:0] bcdnum;
output  [1:0] select;
output  [7:0] seg7;
assign  select=2'b10;
reg  [7:0] seg7_reg;
always @(bcdnum)
  begin    case (bcdnum)
     4'd0 : seg7_reg = 8'b01111110 ;
     4'd1 : seg7_reg  = 8'b00110000 ;
     4'd2 : seg7_reg = 8'b01101101 ;
     4'd3 : seg7_reg = 8'b01111001 ;
     4'd4 : seg7_reg = 8'b00110011 ;
     4'd5 : seg7_reg = 8'b01011011 ;
     4'd6 : seg7_reg = 8'b01011111 ;
     4'd7 : seg7_reg = 8'b01110000 ;
     4'd8 : seg7_reg = 8'b01111111 ;
     4'd9 : seg7_reg = 8'b01110011 ;
     default : seg7_reg = 8'b01110011 ;
      endcase
     end
   assign  seg7=seg7_reg;
endmodule
